PATENT ABSTRACTS OF JAPAN

(11) Publication number : 2003-282327

(43) Date of publication of application : 03. 10. 2003

(51) Int. C1.

H01F 17/00

H01F 41/04

(21) Application number : 2002- (71) Applicant : KOA CORP


088952

(22) Date of filing: 27.03.2002 (72) Inventor: ICHIKAWA MASABUMI

ARIGA YUKIKO

KOBAYASHI NOBUMASA

(54) LAMINATED CERAMIC CHIP COMPONENT AND ITS MANUFACTURING METHOD



(57) Abstract:

that can obtain high inductance value or capacitance value though the component, has a small chip size by effectively utilizing the chip size, and to provide a method of manufacturing the component. SOLUTION: The rectangular chip of this laminated ceramic chip component is formed, by laminating ceramic layers upon another and contains internal electrodes 32, 33, 34, and 35 connected to the external electrodes 1 and 2 of the rectangular chip among the laminated ceramic layers. Lead-out electrodes 31 and 36 to the external electrodes 1 and 2 are made of a material which shows a small shrinkage factor, when the

material is baked and the internal electrodes 32, 33, 34, and 35 are

PROBLEM TO BE SOLVED: To provide a laminated ceramic chip component,

made of another material which shows a large shrinkage factor, when the material is baked.

LEGAL STATUS

[Date of request for examination]
[Date of sending the examiner's

decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against

examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2. **** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] It is the laminating ceramic chip which carries out the laminating of the ceramic layer, forms a square shape chip and is characterized by using an ingredient with the shrinking percentage small [the drawer electrode to said external electrode] at the time of baking, and the shrinking percentage large [said internal electrode] at the time of baking in the laminating ceramic chip by which the

internal electrode was formed between these ceramic layers by which the

laminating was carried out, and this internal electrode was connected to the external electrode of a square shape chip.

[Claim 2] The laminating ceramic chip according to claim 1 characterized by having equipped the end face of said square shape chip with the field which does not form said external electrode, and enabling exposure of said internal electrode in this field.

[Claim 3] Said laminating ceramic chip is a laminating ceramic chip according to claim 1 or 2 characterized by being an inductor component. [Claim 4] In the manufacture approach of the laminating ceramic chip which forms a conductor pattern in a ceramic green sheet, carries out laminating sticking by pressure, carries out the dicing of this green sheet of two or more sheets to the partition corresponding to each chip field, calcinates it to it, and forms an external electrode The conductive paste which forms an internal electrode among said conductor patterns The conductive paste which forms the drawer polar zone is the manufacture approach of the laminating ceramic chip characterized by using what adjusted so that the shrinking percentage at the time of baking might become small using what was adjusted so that the shrinking percentage at the time of baking might become large.

[Claim 5] the manufacture approach of the laminating ceramic chip according to claim 4 characterized by using what mixed the silver (Ag) particle with a small particle size, and the silver (Ag) particle with a big particle size for the conductive paste with which the conductive paste which forms said internal electrode used the silver (Ag) particle with a small particle size as the principal component, and which uses and forms said drawer electrode.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2. **** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention] [0001]

[Field of the Invention] This invention relates to a laminating ceramic chip and its manufacture approaches, such as an inductor component which started the laminating ceramic chip, especially arranged conductor patterns, such as an internal electrode, in the ceramic sheet-like layer, carried out the laminating of this, and connected mutually, or a capacitor component.

[0002]

[Description of the Prior Art] A conductor pattern is arranged in a ceramic sheet-like layer, and electronic parts which carried out the laminating of this and were used as the square shape chip, such as a laminating ceramic chip mold inductor component and a capacitor component, have spread widely. In these electronic parts, the correspondence to small and high density assembly is demanded with the advance of the electronic equipment by which it is equipped with these. For this reason, the size of these chips also becomes in use [1005] molds (1.0mmx0.5mm) / current] from 1608 molds (1.6mmx0.8mm), and the shift to further 0603 molds (0.6mmx0.3mm) is advancing. [0003] However, in these chip mold inductor components and capacitor components, if a chip area is miniaturized, in connection with this, an internal electrode pattern also must be made small. Therefore, the range of an inductance value or a capacitance value becomes narrow, a resisted part increases, and Q value also becomes small and has the inclination for a property to deteriorate.

[0004]

[Problem(s) to be Solved by the Invention] In view of the situation mentioned above, it succeeded in this invention, it is using a chip size effectively, and it aims at offering the chip with which a high inductance value and a capacitance value are acquired, and its manufacture approach, being with a small chip size.

[0005]

[Means for Solving the Problem] In the laminating ceramic chip by which the laminating ceramic chip of this invention carried out the laminating of the ceramic layer, and formed the square shape chip, the internal electrode was formed between these ceramic layers by which the laminating was carried out, and this internal electrode was connected to the external electrode of a square shape chip, the drawer electrode to said external electrode has the small shrinking percentage at the time of baking, and said internal electrode is characterized by using an ingredient with the large shrinking percentage at the time of baking.

Here, the end face of said square shape chip can be equipped with the field which does not form said external electrode, and exposure of said internal electrode can be enabled in this field.

[0006] Since an internal electrode can be exposed to the field which does not form the external electrode of a square shape chip according to this invention mentioned above, unlike having isolated and formed the conventional internal electrode inside from the chip circumference, the formation area of an internal electrode is extensible. the conductor which carried out baking post shrinkage by using conductive paste with the larger shrinking percentage at the time of baking for an internal electrode — a front face — the component of a surrounding material — flowing out — or — depositing — a conductor — a front face is covered. A chip size can be used for the maximum owner effect by this. Therefore, an inductance value and a capacitance value can be enlarged to a chip size, and properties, such as Q value, improve in connection with this.

[0007] Moreover, the manufacture approach of the laminating ceramic chip of this invention In the manufacture approach of the laminating ceramic chip which forms a conductor pattern in a ceramic green sheet, carries out laminating sticking by pressure, carries out the dicing of this green sheet of two or more sheets to the partition corresponding to each chip field, calcinates it to it, and forms an external electrode The conductive paste which forms the drawer polar zone is characterized by using what was adjusted so that the shrinking percentage at the time of baking might become small using what adjusted the conductive paste which forms an internal electrode among said conductor patterns so that the shrinking percentage at the time of baking might become large.

[0008]

[Embodiment of the Invention] Hereafter, it explains, referring to an accompanying drawing about the operation gestalt of this invention.
[0009] Drawing 1 is the perspective view in which having shown the inductor component of the operation gestalt of this invention, and having shown the whole square shape chip configuration. A ceramic layer carries out laminating sticking by pressure of two or more S1-Sn, and this chip mold inductor component is constituted, as shown in drawing 2. the external electrodes 1 and 2 are formed in a chip top face, a longitudinal direction both-ends side, and an inferior surface of tongue horseshoe-shaped, respectively — having — the external electrode 1 — the drawer electrode 31 — minding — a spiral coil — it connects with the end of a conductor — having — the external electrode 2 — the drawer electrode 36 — minding — a spiral coil — it connects with the

other end of a conductor.

[0010] as shown in drawing 3 (a) - (h), in ceramic layer S2-S7, internal electrodes 32, 33, 34, and 35 and the drawer electrodes 31 and 36 are formed, and it connects mutually through the beer halls A, C, E, F, and I which are bores between ceramic layers -- having -- a coil spiral by this -- the inductor component which consists of a conductor is constituted. The ceramic layer S3, S4, the internal electrodes 32, 33, and 34 of S5 and S6, and 35 grades will be exposed to the end face (the direction end face of a short hand) of a chip longitudinal direction both-sides side. the example shown in drawing 3 -- a coil -- increasing the number of layers of these ceramic layers, although the inductor component which carried out abbreviation 3 turn formation of the conductor was shown -- the coil of the number of turns of arbitration -- a conductor can be formed.

[0011] The ceramic layers S2 and S7 are equipped with the drawer electrodes 31 and 36, and these electrodes 31 and 36 are arranged so that the chip edge of longitudinal direction both ends may be touched, and they are connected to the external electrode formed in the both-ends side of a chip. In detail, the other end is connected to an internal electrode 32 through the conductor with which it connected with the external electrode 1 with which the drawer electrode 31 of the ceramic layer S2 is formed in the top face of a chip, a side face, and an inferior surface of tongue at the character of K0, and it was filled up with the end all over the beer hall A. The drawer electrode 36 which touches a chip edge is arranged similarly at the ceramic layer S7. The end of the drawer electrode 36 is connected to the external electrode 2 formed in the top face of a chip, a side face, and an inferior surface of tongue at the character of K0, and the other end is connected to an internal electrode 35 through a beer hall I.

[0012] in this operation gestalt, the internal electrodes 32, 33, 34, and 35 which have the configuration shown in drawing 3 (c) - (f) in ceramic layer S3-S6 are arranged, each ceramic layer is equipped with a beer hall, and each internal electrode connects with the conductor with which that beer hall was filled up -- having -- a spiral coil -- a conductor is formed. that is, by connecting an internal electrode 32 and an internal electrode 33, a beer hall E connects an internal electrode 33 and an internal electrode 34, a beer hall F connects an internal electrode 34 and an internal electrode 35, and, thereby, 3 turns of the beer hall C of ceramic layer S4 are spiral -- a conductor -- a coil is formed. in addition, the number of turns of arbitration is spiral by repeating and arranging ceramic layer S3-S6 further -- a conductor -- a

coil can be formed. A beer hall A is for connecting the drawer electrode 31 and internal electrode 32 to the external electrode 1. A beer hall I is for connecting the drawer electrode 36 and internal electrode 35 to the external electrode 2. a coil spiral by this -- the both ends of a conductor are connected to the external electrodes 1 and 2, respectively. In addition, although one hit is much more sufficient as a beer hall, it can raise the dependability of connection by preparing more than one. [0013] Here, the internal electrodes 32, 33, 34, and 35 of the character type of KO or a spiral mold are arranged ceramic layer S3-S6, and these internal electrodes are arranged so that it may arrive at the chip edge of a longitudinal direction both-sides side. That is, when the laminating of these ceramic layers is carried out and a square shape chip is constituted, it is formed in the end face (the direction bothends side of a short hand) of a longitudinal direction both-sides side possible | exposure of an internal electrode |. On the other hand, to the chip edge of a longitudinal direction, a tooth space b is provided, and it is isolated and arranged from the chip edge. Therefore, in a longitudinal direction both-ends side, to the external electrode formed in an end face, only distance b is isolated and is arranged. a coil spiral by this -- since it can enlarge compared with only distance a and distance b having isolated and arranged the linkage area of the substantial magnetic flux of a conductor from the chip periphery edge over the perimeter shown in conventional drawing 5, only the part can increase the inductance value per unit layer.

[0014] What was adjusted so that the shrinking percentage at the time of baking might become large is used for the conductive paste which forms internal electrodes 32, 33, 34, and 35. Moreover, the conductive paste which forms the drawer electrodes 31 and 36 uses what was adjusted so that the shrinking percentage at the time of baking might become small. That is, after forming a conductive paste pattern by screen-stencil, generally it is contracted according to the process of a laminating and baking. This shrinking percentage is about -15 - 20%. Therefore, an EQC or about +5% of thing is mostly used for the conductive paste with which the conductive paste which forms an internal electrode forms a drawer electrode using the thing of about -10% of shrinking percentage of a ceramic element assembly with the shrinking percentage of a ceramic element assembly. The conductive paste which forms an internal electrode is using what used the silver (Ag) particle with a small particle size as the principal component, and can make what has big shrinking percentage. The conductive paste which forms a drawer electrode is using what mixed the silver (Ag) particle with a small particle size, and the

silver (Ag) particle with a big particle size, makes crystallinity good and can make what has small shrinking percentage.

[0015] Drawing 4 is explained using the enlarged drawing of drawing 3 (c) about size change of the internal electrode baking before and after baking. That is, what was adjusted to the conductive paste which forms an internal electrode so that shrinking percentage might become large is used, and signs that pattern 32' before baking of an internal electrode has shrunken in the pattern 32 after baking are shown. Since the glass which an internal electrode is relatively drawn in the interior side of a chip since an internal electrode pattern is larger than a ceramic element assembly and it contracts at the time of baking, and is contained in the ceramic element assembly comes up, and it is the same as a ceramic element assembly after sintering or it comes out outside for a while, the coat of the outcrop of an internal electrode can be carried out. On the other hand, since shrinking percentage is small, the drawer electrodes 31 and 36 are the same as a ceramic element assembly after baking, or since they come out outside for a while, they can ensure connection with an internal electrode and an external electrode. [0016] Next, the outline is explained about the production process of the laminating ceramic chip of the above-mentioned operation gestalt. First, an organic vehicle etc. is added to the powder which mixed borosilicate glass with the alumina, it is made the shape of a paste, and this is processed into a ceramic green sheet with a doctor blade. A beer hall is formed in this green sheet with metal mold or a laser Mr. hole. Next, an internal electrode pattern is formed by screen-stencil etc., and a beer hall is filled up with conductive paste. The conductive paste adjusted as an internal electrode so that shrinking percentage might become large is used. The conductive paste adjusted so that shrinking percentage might become small is used for the drawer polar zone.

[0017] 30:70 is used for the mixing ratio of an alumina and borosilicate glass. The conductive paste used for formation of an internal electrode lowers silver (Ag) content by using a fine silver (Ag) particle, makes the reaction at the time of baking active, and enlarges shrinking percentage. On the other hand, the conductive paste used for formation of a drawer electrode is combining a fine silver (Ag) particle and a big silver (Ag) particle, and what made crystallinity good and stopped shrinking percentage is used for it.

[0018] Next, as shown in the above-mentioned operation gestalt, laminating sticking by pressure of the ceramic green sheet which printed this internal electrode pattern etc. is carried out. Since many internal

electrode patterns are arranged in the shape of a matrix by the layered product of the above-mentioned green sheet, the dicing of this is carried out to the partition corresponding to each chip field. And by calcinating at an elevated temperature, a ceramic green sheet serves as a ceramic sintered compact, and the conductive paste pattern formed of printing serves as a metaled electrode layer. Next, a substrate metal is formed by print processes or sputtering as an external electrode, on it, nickel plating, Sn plating, etc. are performed and this forms an external electrode.

[0019] The protective coat which covers the end face of a chip can be formed if needed by covering glass material to a predetermined end face after the above-mentioned dicing or baking, and calcinating at low temperature comparatively. moreover — the case where the resin film is used as a protective coat — after forming the substrate electrode as an external electrode — a resin paste — a predetermined end face — applying — this — warming — it can harden and form.

[0020] As mentioned above, an external electrode and internal internal electrode connection can be ensured by stepping the shrinking percentage

electrode connection can be ensured by stopping the shrinking percentage of a drawer electrode by controlling a production process by the shrinking percentage of a ceramic element assembly, an internal electrode, and a drawer electrode, and the temperature profile at the time of baking, and managing. moreover, the coil which used the chip size effectively, without exposing outside directly since the coat of the internal electrode arranged at the chip edge was carried out with the glass contained in a ceramic element assembly by big shrinking percentage at the chip edge — a conductor can be formed.

[0021] In addition, the application to a chip bead, a chip capacitor, and an LC filter is also possible in the gestalt of the above-mentioned implementation, although the chip mold inductor component was shown using those complex, using the mixture of a dielectric and glass, using the mixture of the magnetic substance and glass as an element assembly. [0022] Although 1 operation gestalt of this invention was explained until now, it cannot be overemphasized that you may carry out with a gestalt which this invention is not limited to an above-mentioned operation gestalt, but is variously different within the limits of the technical thought.

[0023]

[Effect of the Invention] As explained above, according to this invention, a narrow chip size is utilizable for the maximum owner effect. It becomes possible to offer the laminating ceramic chip with which a

property with good inductance value, capacitance value, etc. is acquired also with a narrow chip size by this.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the perspective view showing the appearance of the inductor component which is the operation gestalt of this invention.

[Drawing 2] It is the decomposition perspective view of the inductor component which is the operation gestalt of this invention.

[Drawing 3] It is the plan showing the example of an electrode pattern arranged at each ceramic layer of the inductor component which is the operation gestalt of this invention.

[Drawing 4] It is drawing for explanation of contraction of the internal electrode at the time of baking.

[Drawing 5] It is the electrode pattern **** Fig. of each ceramic layer of the inductor component of the conventional example.

[Description of Notations]

- 1 Two External electrode
- 3 Four Field in which an external electrode is not prepared
- 5, 6, 7 Field in which an external electrode is not prepared
- S1-Sn Ceramic layer
- 31 36 Drawer electrode
- 32, 33, 34, 35 Internal electrode
- a, b Margin section
- A, C, E, F, I Beer hall
- B, D, G, H, J Connection
- K, M, Q, R, U Beer hall
- L, P, S, T, V Connection

[Translation done.]


* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.


- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3. In the drawings, any words are not translated.


DRAWINGS

[Drawing 1]




[Drawing 3]





[Drawing 5]



[Translation done.]

(19) [1 * [3] * [7] * (J P)

41/94

四公公開特許公報(4)

(11)特許巡臘公開番号 ###2003-282327 (P2003 - 282327A)

(43)公署日 平成15年10月3日(2003.10.3)

(S1)Int(3.) HO 1 F 17/00 **#**81818

E 3

HOLF 17/00 41/04

9-73-4°(**學考**) D 82082 B SE078

審査請求 未確求 離水塔の数5 01 (生 6 所)

(21) (3**.33) 33** (4.5)

(22) (33)

平成14年3月27日(2002.3.27)

(71) 出版人 000105350

37--- 27 # 27 # 27

是新漢伊塞市大字伊那多72番地

(72)発明者 市川 正文

投票条件器市大学伊亚3072条地。コーア株

NEW THE

(72)発明者 有實 由新子

类野果伊那市大学伊那1672%地 コーア株

THE PARTY

(74) 作業人 100092406


并继上 集田 传太郎 (外2名)

(54) [発明の名称] 機関セラミックチップ部品およびその製造方法

(57) (劉約)

【課題】 チップサイズを有効に利用することで、小型 のチップサイズで有りながら、高いインタグタンス値や キャバンタンス値が得られるチップ部品はひその製造方

【解決手段】 セラミック層を機関して角型チップを形 減し、数額層されたセラミック層の間に内部電腦32。 33.34.35が形成され、胸内部電極が角型チップ の外部解極 i. 2に接続された循層セラミックチップ部。 がにおいて、前部24部電腦への引出電機31、3.0は燃 **※第の職事が小さく、前記内部電優32、33、34、** 35は解成時の雑率が大きい材料を用いた。



[特許論林の範囲]

【請求項】】 セラミック圏を横層して典型チップを形 成し、診験層されたセラミック層の間に内部電極が形成 され、軟件部署後が再型チップの併設署様に関係された 積層セラミックチップ部品において、

前記外部電極への引出電極は無成時の絶率が小さく、前 記内部電極は焼成時の雑事が大きい材料を用いたことを 特徴とする機器セラミックチップ部品。

[請求項2] 前記角型チップの報節には、前記外部電 極を形成しない面を備え、該面に前記内部電像が露出可し 能としたことを特徴とする請求項目に記載の積層セラミ y Fry Timen.

【請求項3】 前記積騰セラミックチップ部品は、イン ダクタ素子であることを特徴とする請求項1または2に 記載の簡勝セラミックチップ部品。

【請求項4】 セラミックグリーンシートに導体バター シを形成し、複数枚の数グリーンシートを積層圧費し、 各チップ領域に対応する区画にダインングして鉄成し、 外部電腦を形成する機圏セラミックチップ部品の製造方 Barrell Steel Co.

前記導体バターンのうち、内部電極を形成する導体ベー ストは、焼成時の縮率が大きくなるように調整したもの を用い、引出電優部を形成する導体ペーストは焼成時の 縮率が小さくなるように調整したものを用いることを特 微とした機器セラミックチップ部品の製造方法。

[請求項5] 前記的部電極を形成する等体ペースト は、粒径の小さな銀(Ag)粒子を主成分としたもの用 い。前記引出電極を形成する導体ベーストは、粒径の小 さな鍼(Ag)粒子と粒径の大きな鍼(Ag)粒子を深 会したものを用いることを特徴とする請求現4亿記載の 積層セラミックチップ部品の製造方法。

(発明の新細な製制)

[0001]

[発明の属する技術分野] 本展明は接陽セラミックチッ プ部品に係り、特にシート状のセラミック層に内部関係 等の事体バターンを配設し、これを積層して相互に接続 した。インダクタ第子、又はキャバンタ素子等の積層セ ラミックチップ部品及びその製造方法に関する。

[0002]

【従来の技術】シート状のセラミック層に導体バターン 40 を記載して、これを機器して角型チップ部品とした機構 セラミックチップ型インダクタ業子やキャバシタ素子等 の電子部品が広く普及している。これらの電子部品にお いては、これらが装着される電子機器の進歩に伴い、小 型・高密度実装への対応が要求されている。このため、 これらのチップ部品のサイズも、1808型(1.6m $m \times 0$. 8 mm) $b > 1005 M (1.0 mm <math>\times 0$. 5mm) が現在の主流となり、更に0603型(0.8m) $m \times 0$ 、3 mm) への移行が進行している。

タ素子やキャバシク素子においては、チップ間隔が小型 化すると、これに伴い、内部電極バターンも小さくせざ るを得ない。従って、インダクタンス値やキャバンタン ス層の範囲が深くなり、無抗分が増加しての値も小さく なり、特性が劣化するという傾向がある。

[0004]

[発明が解決しようとする課題] 本発明は上述した事情 に鑑みて為されたもので、チップサイズを有効に利用す るととで、小型のチップサイズで有りながら、高いイン タクタンス値やキャバンタンス値が得られるチップ部品 及びその製造方法を提供することを目的とする。

[0005]

[課題を解決するための手段] 本発明の積層セラミック チップ部品は、セラミック層を模層して角型チップを形 成し、旅技服されたセラミック層の間に内部電極が形成 され、該内部電極が角型チップの外部電極に接続された 積層セラミックチップ部品において、前記外部電極への 引出電腦は独成的の確率が小さく。前近内部電腦は推成 時の継率が大きい材料を用いたことを特象とする。ここ 20 で、前記角型チップの場面には、前記外部電極を形成し ない面を備え、該面に前記内部電極が露出可能とするこ twoden.

(0008)上述した本発明によれば、角型チップの外 部電極を形成しない面に内部電極を露出することが出来 るので、従来の四部電腦をチップ周辺から内側に難隔し て形成していたのと異なり、内部電極の形成面積を拡張 するととが出来る。内部電腦に発成時の箱率がより大き **い導体ペーストを用いることにより、焼飲後収縮した導** 体委領に周囲の素材の成分が流出し、または折出して等 体表面を被覆する。このことにより、チップサイスを撤 大阪有効に利用することができる。従って、チップサイ ズに対してインダクタンス値やキャパンタンス値を大き くすることができ、これに伴いQ値等の特性が向上す *7*.

【0007】また、本発明の簡単セラミックチップ部品 の製造方法は、セラミックグリーンシートに導体バター ンを形成し、複数枚の数グリーンシートを積層圧着し、 各チップ領域に対応する区面にダインングして焼成し、 外部電極を形成する積層セラミックチップ部品の製造方 性において、前記導体バターンのうち、内部電優を形成 する導体ペーストは、施成時の縮率が大きくなるように 護整したものを用い、引出電価部を形成する導体ペース 下は焼成時の頻率が小さくなるように調整したものを用 いることを特徴とする。

[0008]

(発明の実施の形態)以下、本発明の実施形態について 部付図面を参照しなから説明する。

【0009】図1は、本発明の実施形態のインタクタ業 子を示し、角型チップの全体構成を示した斜視図であ (0003)しかしながら、これちのチップ型インダク 50 る、このチップ型インダクタ素子は、図2に示すように せラミック層が複数枚S。〜S。を開層圧着して構成さ れる。外部電腦1、2は、それぞれコの学状に、チップ 上面、長手方向両端面、下面に形成され、外部電像上は 引出電影31を介して課業状のコイル等体の一端に接続 され、外部電像2は引出電像36を分して認能状のコイ ル導体の他能に接続される。

(0010)関3(a)~(h)に新すように、セラミ ック陽5: -5: においては、内部電極32, 33, 3 3を介して相互に接続され、これにより課題状のコイル **様体からなるインタクタ素子が様成される。チップ長手** 方向両側面の構画(短手方向端面)には、セラミック層 5)、5,、5)、5)、6)の内部関係32、33、34、 35等が露出した状態になっている。図3に示す例で は、コイル導体を略3ターン形成したインタクタ系子に ついて示したが、これらのセラミック層の器数を増加す ることで、任意のターン数のコイル等体を形成可能であ ect.

【0011】セラミック際S。. S。には引出電路3 1.30を備え、この職権31.30は、長手方向同議 のチップ條単に接するように配置され、チップの両端圏 に形成される外部電極に接続される。詳しくは、セラミ ック器S。の引出繁観3 1 は、チップの上面、製画、下 面にコロ字に形成される外部電像1に一端が接続され、 ピアホールA中に充壌された薬体を介して内部電極32 に他場が接続される。同様にセラミック勝ちゃには、チ ップ縁部に接する引出常格30が配置されている。引出 電振38の一端はチップの上面、側面、下面にコの字に 形成される外部職務2亿接続され、他婦はピアホール [を介して内部関係35に根焼される。

【0012】この実施形態においては、セラミック勝S $_{5}$ -5 。には図3($_{6}$)~($_{1}$)に示す形状を有する内 **部本板**32、33、34、35か配置され、各セラミッ ク層は、ピアホールを備え、そのピアホールに充填され た準体により、各内部関係が接続されて、課院状のコイ **ル薬体が形成される、即ち、セラミック限ち、のヒアホ** ールのは内部電腦32と内部電腦33とを探練し、ビア カールとは内部電像33と内部電像34とを接続し、ビ アオールドは内部関係34と内部関係35とを接続し、 これにより3ターンの螺旋状準体コイルが形成される。 なめ、更にセラミック層の。一方。を縁進し配置すると とで、任意のターン数の認能は準体コイルを形成でき る。ピアホールムは、外部電極1への引出電極31と内 部職権32とを接続するためのものである。ピアホール 1は、外部電機2への引出電機3のと内部電機3のとを 接続するためのものである。これにより爆焼状のコイル 準体の開端部が外部電腦1、2にそれぞれ接続される。 なお、ピアカールは、一層あたり1個でもよいが、複数 |翻設けることで | 接続の信頼性を高めることができる。

(0018) CCC 65390#8.-8.6470 学型またはスパイラル型の内部電極32、33、34、 95か配置され、これらの内部電極は長手方向両側面の チップ縁部に到達するように配置されている。即ち、こ れらのセラミック層を接層して角型チップを構成した際 に、長手方向両側面の端面(短手方向両端面)に内部電 極か露出可能に形成されている。一方で、長手方向のチ ップ縁部に対しては、スペースもを設け、チップ縁部か **お離隔して配置されている。従って、長手方向両端面に** ミック層間には透孔であるピアホールA、C、E、F、 10 おいては、端面に形成される外部電源に対して距離した け、無隔して配置される。これにより、無能状のコイル 導体の実質的な磁準の鎖支面積を、低率の図5亿元す金 周にわたって距離aと距離りだけチップ外周線部から離 MUTHWUTHACKHAT, ABITTE るので、その分化比単位層当りのインダクタンス値を増 加することができる。

> [0014]内部職務32、33、34、35を形成す る導体ペーストは、焼政時の縮率が大きくなるように調 蒸したものを用いる。また、引出電極31、38を形成 - 20 する場体ペーストは無数時の編集がわるくなるように調 整したものを用いる。即ち、響体ペーストバターンは、 スクリーン印刷で形成した後、接層・無成の工程により 一般に収縮する。この編率は一15~20%程度であ る。従って、内部関係を形成する導体ペーストは、セラ ミック素体の施業--10%程度のものを用い、引出電機 を形成する導体ペーストは、セラミック条件の確率とほ は同等か・5%程度のものを用いる。内部電極を形成す る郷体ペーストは、粒径の小さな銭(Ag)粒子を主成 分としたものを用いることで、解率の大きなものを作れ 30 る。引出**案項を形成する事体ペーストは、**航後の小さな MILAS) NFERMONSOM (AS) NFEMBU たものを用いることで、結晶性を飛好にして相率の小さ 让他们を作的者。

> 【0015】図4は、集成前と美成後の内部電極のサイ ス変化について図3 (c) の拡大図を用いて説明するも のである。即も、内部電優を形成する導体ペーストには 編革が大きくなるように顕整されたものが使用されて、 内部電極の構成前のバターン32 が構成後にバターン 32に個人でいる様子が示されている。姓成時に内部後 - 様パターンがセラミック案体よりも大きく収縮するの。 で、相対的に内部電極がチップ内部側に引き込まれ、セ ラミック素体に含まれているガラスが得き出して、微緒 後にセラミック業体と同じか少し外側にでるので、内部 電極の露出部をコートすることができる。これに対して 引出電極31、36は、緩準が小さいので、発送後にセ ラミック素体と同じか少し外側に出るので、内部電極数 よび外部電極との接続を確実に行うことができる。 【0018】次に、上記生物形態の機器セラミックチッ プ部品の製造工程について、その製業を説明する。ま 50 ず、アルミナと協議機ガラスを混合した粉末に有機ヒヒ

カル等を加えてペースト状にして、これをドクターブレ ードによりセラミックグリーンシートに加工する。この グリーンシートに、金額またロレーザさん礼によりピア ボールを形成する。次に内部電腦バターンをスクリーン 印刷等により形成してピアホールには選体ペーストを充 様する。内部関係としては、確率が大きくなるように調 類した連体ペーストを用いる。引出電極部には簡単が小 さくなるように調整した準体ペーストを用いる。

(0017)アルミナと選出敵ガラスの混合比は、3 0170を用いている。内部電極の形成に用いた選体へ 10 一ストは、細かな鋼(Ag)粒子を用いることで鋼(A 8) 台有率を下げて微減時の反応を活発にして簡率を大 きくしたものである。これに対して引出電優の形成に用 いた準体ベーストは、細かな銀(Ag)粒子と大きな銀 (Ax) 粒子を組み合わせることで、結晶性を放射にし て編革を抑えたものを用いる。

【0018】次亿、この内部電極バターン等を印刷した セラミックグリーンシートを上記実施形態に示すように 機器圧動する。上記グリーンシートの機器体には、多数 の内部関格バターンがマトリクス状に配列されているの 26 で、これを各サップ領域に対応する区画にダイシングす る。そして、高温で検討することで、セラミックグリー ンシートがセラミック機能体となり、印刷により形成さ わた導体ペーストバターンが金属の電極層となる。次 に、外部電極としてEUMは、又はスパッタリング等によ り下連金隊を形成し、その上にNiめっき及びSnめっ き等を行い、これにより外部電価を形成する。

【0019】チップの端面を被覆する保護膜は、上記タ インング後、又は微水後にガラス付を所定の微調に後微 して、比較的価値で無視することにより、必要に辿して、30~ 形成することができる。また、保護機として樹脂膜を用。 いる場合には、外部電腦としての下地電腦を形成後に指し 第8~-2~を砂定の端頭に20番し、これを加温硬化して Mark Te & &.

【0020】以上のように、セラミック素体と内部関係 と引出電極の編集および無威味の温度プロファイルによっ り製造工程を制御し管理することにより、引出電極の輸 幸を抑えることで、外部電腦と内部電極間の接続を確実。 にすることができる。また、チップ経部に配置した内部。 電極は、大きな簡単によりセラミック原体に含まれるガー40 K、M、Q、R、U ラス帯によりチップ縁部でロートされるので、外部に嵌っ

接露出することなく、チップサイスを有効に利用したコ **不必要体を形成できる。**

10021)なお、上記実施の形態において、チップ器 インタクタ数子を示したが、素体として遺性体とガラス の混合物を用い、または誘葉体とガラスの混合物を用 い。戴いはそれちの複合体を用いて、チップピース、チ ップコンデンサ、LCフィルタへの応用も可能である。 【0022】これまで本義明の一実施形態について説明 したが、本発明は上述の実施形態に限定されず、その技 器的無限の範囲内において様々異なる形態にて実施され TRUE CERTS TO SEE

100231

【発明の効果】以上説明したように、本発明によれば、 株小なチップサイズを最大服育効に活用することが出来 る。これにより、鋏小なチップサイズでも、インダクタ ンス値やキャバンタンス値等の良好な特性が得られる機 悪セラミックチップ無品を提供することが可能となる。

【図1】本発明の実施形態であるインタクタ系子の外観 * TYPE WORL

【図3】本発明の実施形態であるインダクタ業子の各世 ラミック圏に配置された緊張バターン例を示す上面図で J. 13 12

[M4] MARONSMOONSONFOLDONTA ₹.

【図5】 征来例のインダクタ繁子の各セラミック圏の電 極バターンがす場である。

N. 33 M 12

外部電極を設けない面 3, 4

Š. 5. 7 外部常振を設けない面

15 15 15 15 15 MM 121 12

3 1. 3 8

32, 33, 34, 35 19 20 W W


a. b The same of the sa


A, C, E, F, I ET it - 16

B. D. G. H. J 100000


世界計一步

L. P. S. T. Y THE WEST









フロントページの練を

(72)幾明智 小林 僧賢 長野恩伊那市大学伊那3672動地 コーア株 式会社内